ホーム
求人一覧
【福岡】ロジック回路・ミックスドシグナル回路設計検証／ソニーセミコンダクタソリューションズ株式会社

【福岡】ロジック回路・ミックスドシグナル回路設計検証

ソニーセミコンダクタソリューションズ株式会社

正社員
完全週休2日制

想定年収: 600万円～950万円

勤務地: 福岡県

最先端CMOSイメージセンサーで世界をリードする日本が誇るグローバルメーカー！

【職務概要】
System Verilog／Verilog-HDLによる機能検証（アサーション検証、カバレッジ検証、リファレンスCによる一致検証などの自動検証主体）やミックスシグナル回路の検証をご担当いただきます。

【担当予定の業務内容】
ツールベンダや社内有識者との情報共有や協業も多いです。設計後は測定及び評価チームと協業すると共に、自社工場があるので試作立ち上げのサポートも行います。
開発難易度に応じ、数名～数十名程度のチームを作って要求仕様から検証仕様に落とし込み、決められたスケジュール内でチームで業務を推進します。一方で中長期スパンでは新たな検証手法の探索を継続し、製品への検証技術導入などを推進していきます。

【想定ポジション】
担当者もしくは、リーダーとして与えられた範囲で業務を行っていただきます。

会社の特徴

世の中に新しい「価値」と「感動」を提供し続ける、イメージセンサーを主力としたデバイスソリューションカンパニーです。
長年の開発で培ってきたイメージセンサーの領域において、イメージング用途でのシェアを堅持しながら、これからますます広がっていくセンシング用途においても圧倒的な技術力を発揮しシェア拡大を目指します。
また、同社の事業活動は、地球環境や人々が安心して暮らせる社会を前提として成り立っており、環境活動や社会貢献に継続的に取り組んでいくことが欠かせません。
同社は、事業活動を通じて、企業価値の向上を追求し、持続可能な社会の実現を目指していきます。

募集要項

職種

【福岡】ロジック回路・ミックスドシグナル回路設計検証

応募資格

【必須】
半導体のロジック回路の設計・検証業務を経験されている方
（System Verilog またはVerilog-HDLの知見をお持ちの方）
※半導体の種類は問いません

【尚可】
・SystemVerilog、UVM、SystemC、アサーション記述、論理合成、動作合成、タイミング検証（STA）、Python
・アナログ回路の基礎知識や、ロジック、アナログ協調検証知識。ソフトウェア知識等
・TOEIC600点以上

求める人物像

・セルフスターターな方

勤務地

福岡県福岡市早良区百道浜2-3-2 TNC放送会館

勤務時間

フレックスタイム制　標準労働時間7時間45分

想定給与

600万円～950万円
■経験、スキル、年齢を考慮の上、同社規定により優遇

待遇/福利厚生

通勤手当（会社規定に基づき支給）、超過勤務手当、社会保険完備、従業員持株会、独身寮、同社商品購入補助クーポン、カフェテリアプラン、社内募集、社内フリーエージェント制度、社内キャリア登録制度、公募留学制度、フレキシブル休職

休日/休暇

完全週休2日制（土・日・祝）、年末年始、夏季休暇、フレックスホリデー10日、年次有給休暇（最大24日）、積立休暇制度、ボランティア・育児・介護等を目的とする休暇、休職・短時間勤務制度、海外赴任配偶者帯同休職制度（5年間）、私費修学休職制度（2年間）

雇用形態

正社員

会社概要

会社名

ソニーセミコンダクタソリューションズ株式会社

事業内容

半導体関連製品と電子・電気機械器具の研究、開発、生産、販売事業、およびこれに関連、付帯する事業

本社所在地

〒243-0014 神奈川県厚木市旭町四丁目14番1号

設立年

2015年11月9日

従業員数

約8，900名（2024年10月1日現在）

資本金

4億円

売上高

1兆706億円 (2019年度)

平均年齢

42.4歳

この求人に応募する